Sublime Text 的 Verilog 拼接件

使用 Verilog 拼接件命令 在 命令面板 (ctrl+shift+p) 或 上下文菜单 中运行。上下文菜单仅适用于 .v, .vh, .sv, .svh 文件。(文件扩展名可以在设置中添加或更改)。主题为 Guna，这在示例中已使用。还有一个用于 Verilog 的代码检查插件。SublimeLinter-contrib-verilator

Verilog 拼接件：实例化模块 (ctrl+shift+c)

• 它解析当前打开文件的模块端口
• 它生成模块的实例文本
• 它将生成的文本复制到剪贴板
• 然后，您可以将文本粘贴到所需位置
• 支持 Verilog-1995，Verilog-2001 风格的端口和参数
• 示例)

Verilog 拼接件：生成测试台

• 它解析当前打开文件的模块端口
• 它生成一个包含模块实例和信号的简单测试台
• 测试台以 systemverilog 文件的形式创建
• 支持 Verilog-1995，Verilog-2001 风格的端口和参数
• 示例)

Verilog 拼接件：仿真模板

• 它根据模板创建仿真文件
• 您可以将自己的模板作为压缩文件 (.zip,.tar,.tgz) 创建
• 您可以为模板指定路径 ("simulation_template"，"simulation_directory"）
• 'example-modelsim' 是 modelsim 的模板，'example-vcs' 是 vcs 的模板
• 它自动生成当前视图的测试台文件
• 它修改模板中的文件关键字 ({{TESTBENCH FILE}}，{{TESTBENCH NAME}}，{{MODULE FILE}}，{{MODULE NAME}}，{{MODULE PORTLIST}})
• 示例)

Verilog 拼接件：插入头文件 (ctrl+shift+insert)

• 您可以将自己的头文件描述插入到设置的文件中指定的格式中
• {YEAR} 替换为当前年份
• {DATE} 替换为创建日期
• {TIME} 替换为创建时间
• {RDATE} 替换为修订日期
• {RTIME} 替换为修订时间
• {FILE} 替换为文件名
• {TABS} 替换为制表符大小
• {SUBLIME_VERSION} 替换为当前 Sublime Text 版本
• 示例） 标题示例

Verilog Gadget：重复带有数字的代码（ctrl+f12）

• 选择要重复的代码，这可能包括 Python 的格式符号，例如 {…}
• 在输入面板中输入范围，格式如下：[起始]~[结束]，[↓步长]，[→步长] （例如 0~10 或 0~10,2 或 10~0,-1 或 0~5,1,1 ...）
• [↓步长] 表示行步长，默认为 1，[→步长] 表示列步长，默认为 0
• 代码按递增或递减的数字重复
• Python 的格式符号支持变量格式：二进制、十六进制、前导零、…
• 如果想直接使用 '{'，则必须输入两次如 'ylinder'
• 有关 Python 的格式符号，请参阅 https://www.pythonlang.cn/dev/peps/pep-3101/
• 对于 Sublime Text 2（python 2.x），你必须在花括号内的冒号后添加一个索引，如 foo {0:5b} bar {1:3d}
• 示例)

• 可以将索引用于重复相同的数字
• 示例)

• 可以使用剪贴板文本（逐行）重复数字
• 使用 {cb} 表示剪贴板文本
• 示例)

• 最简单的方法是使用多选。
• 使用 shift + l 或 ctrl + LButton 选择多个字符串（或空格）
• 您也可以选择稀疏的。
• 示例） [] ← 选取位置，设置范围 - 开始 = 1，步长 = 2

abc <= [];      abc <= 1;
         def <= [];      def <= 3;     
         ghi <= [];  →   ghi <= 5;   
         jkl <= [];      jkl <= 7;    
         mno <= [];      mno <= 9;

Verilog Gadget：对齐（ctrl+shift+x）

• 选择要应用对齐的范围
• 按快捷键
• 对齐基于选择中左侧最长长度
• 除缩进外，制表符替换为空格
• 示例)

Verilog Gadget：插入片段（ctrl+alt+p）

• 您可以创建类似的参数化片段 示例
• 添加您片段的设置，如 此
• 运行 插入片段 命令
• 示例)

Verilog Gadget：转换数字（HEX → DEC，DEC → HEX）（alt+shift+up，alt+shift+down）

• 选择数字并按键（alt+shift+↑）- 10 → 16
• 选择数字并按键（alt+shift+↓）- 16 → 10

Verilog Gadget：VCD to WaveDrom（ctrl+alt+v）

• WaveDrom：数字时序图编辑器
• 打开 .vcd 文件（应包含时钟）
• 运行 VCD to WaveDrom 命令

Verilog Linter（其他包）

SublimeLinter-contrib-verilator

捐赠

感谢您捐赠。这有助于继续改进插件。

问题

当您遇到问题时，请通过 https://github.com/poucotm/Verilog-Gadget/issues 告诉我，或者发送电子邮件 [email protected]