Smart VHDL
为VHDL提供语法高亮、代码片段、代码导航等功能
详情
安装次数
- 总数 10K
- Win 7K
- Mac 896
- Linux 3K
| 8月6日 | 8月5日 | 8月4日 | 8月3日 | 8月2日 | 8月1日 | 7月31日 | 7月30日 | 7月29日 | 7月28日 | 7月27日 | 7月26日 | 7月25日 | 7月24日 | 7月23日 | 7月22日 | 7月21日 | 7月20日 | 7月19日 | 7月18日 | 7月17日 | 7月16日 | 7月15日 | 7月14日 | 7月13日 | 7月12日 | 7月11日 | 7月10日 | 7月9日 | 7月8日 | 7月7日 | 7月6日 | 7月5日 | 7月4日 | 7月3日 | 7月2日 | 7月1日 | 6月30日 | 6月29日 | 6月28日 | 6月27日 | 6月26日 | 6月25日 | 6月24日 | 6月23日 | 6月22日 | |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| Windows | 1 | 0 | 3 | 2 | 0 | 1 | 3 | 1 | 1 | 0 | 2 | 1 | 1 | 2 | 1 | 3 | 0 | 0 | 4 | 3 | 2 | 2 | 0 | 1 | 1 | 2 | 2 | 1 | 1 | 5 | 0 | 1 | 3 | 1 | 2 | 3 | 0 | 0 | 3 | 5 | 2 | 1 | 1 | 0 | 1 | 4 |
| Mac | 0 | 1 | 0 | 0 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 1 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 0 | 2 | 0 | 0 | 0 | 0 | 0 | 0 | 1 |
| Linux | 0 | 1 | 0 | 0 | 0 | 0 | 1 | 2 | 0 | 1 | 0 | 0 | 1 | 1 | 0 | 0 | 0 | 0 | 1 | 1 | 0 | 1 | 1 | 1 | 0 | 0 | 1 | 0 | 1 | 3 | 0 | 0 | 4 | 0 | 0 | 0 | 2 | 0 | 1 | 1 | 3 | 2 | 1 | 1 | 1 | 0 |
读我
Sublime Text 'Smart' VHDL 套件
通用
本插件旨在为VHDL提供类似IDE的功能（类似我其他用于SystemVerilog的插件）
相比于它已提供的简单VHDL插件
- 提供适当的符号定义以方便代码导航
- 一些基本的缩进定义
- 一组由https://github.com/ccornish编写的代码片段
- 鼠标悬停时显示信号定义的提示
- 生成设计层次结构（每个子模块的列表）（在命令面板中可用）
- 导航侧边栏
- 在当前模块/套件中显示实例/过程/函数
- 双击实例/类型以跳转到它
未来的特性包括代码补全（记录、枚举等）、代码对齐、块实例化等
描述
语法高亮
语法高亮基于Textmate的VHDL捆绑包，经过重新配置范围以与SystemVerilog插件保持一致，并支持VHDL2008的一些功能
注意：默认的颜色方案（Monokai）缺少许多范围，可能无法给出最佳效果。您可以尝试我的个人Sunburst变体：[https://bitbucket.org/Clams/sublimesystemverilog/downloads/Sunburst2.tmTheme](https://bitbucket.org/Clams/sublimesystemverilog/downloads/Sunburst2.tmTheme)
代码导航
- 在工具提示或状态栏中显示信号声明
- 显示块的层次结构（所有其子块及其子块）
- 查找实例：在项目中查找模块的所有实例
模块实例辅助工具
- 实例化：从列表中选择模块并创建实例和连接
代码对齐
- 对齐模块实例
配置
要查看所有现有配置选项，请转到“首选项”->“套件设置”->“SmartVHDL”->“设置”（默认）。
要编辑设置，请打开设置（用户），并添加带有所需值的参数。
按键映射示例
要将键映射到不同的功能，只需将以下内容添加到您的用户 .sublime-keymap 文件中
{
"keys": ["ctrl+f10"], "command": "vhdl_module_inst",
"context":
[
{ "key": "num_selections", "operator": "equal", "operand": 1 },
{ "key": "selector", "operator": "equal", "operand": "source.vhdl"}
]
},
{
"keys": ["ctrl+shift+a"], "command": "vhdl_align",
"context":
[
{ "key": "selector", "operator": "equal", "operand": "source.vhdl"}
]
},
{
"keys": ["ctrl+alt+f"], "command": "vhdl_find_instance",
"context":
[
{ "key": "selector", "operator": "equal", "operand": "source.vhdl"}
]
},
{
"keys": ["f12"], "command": "vhdl_hierarchy_goto_definition",
"context":[
{ "key": "selector", "operator": "equal", "operand": "text.result-vhdl"}
]
},
{ "keys": ["f1"], "command": "vhdl_toggle_navbar", "args":{"cmd":"toggle"}},
{ "keys": ["ctrl+f1"], "command": "vhdl_toggle_lock_navbar"},
{
"keys": ["alt+f1"], "command": "vhdl_show_navbar",
"context":[{ "key": "selector", "operator": "equal", "operand": "source.vhdl"}]
}